⚡ 5-Transistor OTA 설계 실습 툴
아날로그 IC 회로설계 실습 | BSIM3v3:
ngspice
(BSD License) | ETRI 0.5μm CMOS
📋 Default (Level 1)
MOSFET Level 1
↺ 초기화
🔌 회로 구성 — 5T OTA
포화 영역 동작 확인
소자
VDS
Vov
여유
상태
핵심 설계 수식
ID = ½·μCox·(W/L)·(VGS−VTH)²·(1+λ·VDS)
gm = 2ID/Vov , ro = 1/(λ·ID)
Av = gm1·(ro2 ‖ ro4)
GBW = Gm/(2π·CL)
ISS = ID5(Vb, Vp) ← M5 실제 I-V
⚙️ 설계 파라미터 입력
Level 1
BSIM3v3
TT (Typical)
SS (Slow)
FF (Fast)
SF (Slow N/Fast P)
FS (Fast N/Slow P)
ETRI 0.5μm
|
NMOS 입력쌍
PMOS 입력쌍
공정 파라미터 (Level 1 MOSFET)
μₙCₒₓ [μA/V²]
VTHₙ [V]
λₙ [V⁻¹]
μₚCₒₓ [μA/V²]
|VTHₚ| [V]
λₚ [V⁻¹]
BSIM3v3 모델 주요 파라미터
파라미터
NMOS
PMOS
설명
전원 및 바이어스
VDD [V]
Vb (M5 gate) [V]
CL [pF]
트랜지스터 W/L 설정
NMOS
M1/M2
(매칭)
W/L =
20.0
W₁ [μm]
L₁ [μm]
NMOS
PMOS
M3/M4
(매칭)
W/L =
10.0
W₃ [μm]
L₃ [μm]
PMOS
NMOS
M5
(tail)
W/L =
40.0
W₅ [μm]
L₅ [μm]
📊 시뮬레이션 결과
PERFORMANCE
|Av|
—
V/V
(— dB)
Gm
—
μA/V
GBW
—
MHz
Rout
—
MΩ
SR
—
V/μs
Power
—
μW
ISS
—
μA
소자
ID [μA]
VGS [V]
Vov [V]
영역
📈 특성 곡선
Vicm 스윕 — 노드 전압 (Vp, Vout)
차동 입력 전달 특성
Vid 대칭 (V+,V− 동시)
Vin+ 스윕 (Vin− 고정)
Vin− 스윕 (Vin+ 고정)
Vicm=
V
Full Scale